1、前言
人類社會已進入到高度發達的資訊化社會，資訊社會的發展離不開電子產品的進步。 現代電子產品在效能提高、複雜度增大的同時，價格卻一直呈下降趨勢，而且產品更新換代的步伐 也越來越快，實現這種進步的主要原因就是生產製造技術和電子設計技術的發展。前者以微細加工 技術為代表，目前已進展到深亞微米階段，可以在幾平方釐米的晶片上整合數千萬個電晶體;後者 的核心就是EDA技術。EDA是指以計算機為工作平臺，融合了應用電子技術、計算機技術、智慧化 技術最新成果而研製成的電子CAD通用軟體包，主要能輔助進行三方面的設計工作：IC設計,電子 電路設計以及PCB設計。沒有EDA技術的支援，想要完成上述超大規模積體電路的設計製造是不可 想象的，反過來，生產製造技術的不斷進步又必將對EDA技術提出新的要求。
2、EDA技術的發展
回顧近30年電子設計技術的發展歷程，可將EDA技術分為三個階段。
七十年代為CAD階段，這一階段人們開始用計算機輔助進行IC版圖編輯和PCB佈局布 線，取代了手工操作，產生了計算機輔助設計的概念。
八十年代為CAE階段，與CAD相比，除了純粹的圖形繪製功能外，又增加了電路功能設 計和結構設計，並且通過電氣連線網路表將兩者結合在一起，以實現工程設計，這就是計算機輔助 工程的概念。CAE的主要功能是：原理圖輸入，邏輯模擬，電路分析，自動佈局佈線，PCB後分析。
九十年代為ESDA階段。儘管CAD/CAE技術取得了巨大的成功，但並沒有把人從繁重的 設計工作中徹底解放出來。在整個設計過程中，自動化和智慧化程度還不高，各種EDA軟體介面千 差萬別，學習使用困難，並且互不相容，直接影響到設計環節間的銜接。基於以上不足，人們開始 追求貫徹整個設計過程的自動化，這就是ESDA即電子系統設計自動化。
3、ESDA技術的基本特徵
ESDA代表了當今電子設計技術的最新發展方向，它的基本特徵是：設計人員按照"自頂 向下"的設計方法，對整個系統進行方案設計和功能劃分，系統的關鍵電路用一片或幾片專用整合 電路(ASIC)實現，然後採用硬體描述語言(HDL)完成系統行為級設計，最後通過綜合器和適配 器生成最終的目標器件。這樣的設計方法被稱為高層次的電子設計方法，具體流程還將在4.2節中 做深入介紹。下面介紹與ESDA基本特徵有關的幾個概念。
3.1"自頂向下"的設計方法
10年前，電子設計的基本思路還是選擇標準積體電路"自底向上"(Bottom-Up)地構 造出一個新的系統，這樣的設計方法就如同一磚一瓦地建造金字塔，不僅效率低、成本高而且還容 易出錯。
高層次設計給我們提供了一種"自頂向下"(Top-Down)的全新的設計方法，這種設計 方法首先從系統設計入手，在頂層進行功能方框圖的劃分和結構設計。在方框圖一級進行模擬、糾 錯，並用硬體描述語言對高層次的系統行為進行描述，在系統一級進行驗證。然後用綜合優化工具 生成具體閘電路的網表，其對應的物理實現級可以是印刷電路板或專用積體電路。由於設計的主要 模擬和除錯過程是在高層次上完成的，這不僅有利於早期發現結構設計上的錯誤，避免設計工作的 浪費，而且也減少了邏輯功能模擬的工作量，提高了設計的一次成功率。
3.2ASIC設計
現代電子產品的複雜度日益加深，一個電子系統可能由數萬箇中小規模積體電路構 成，這就帶來了體積大、功耗大、可靠性差的問題，解決這一問題的有效方法就是採用ASIC (Application Specific Integrated Circuits)晶片進行設計。ASIC按照設計方法的不同可分 為：全定製ASIC，半定製ASIC，可程式設計ASIC(也稱為可程式設計邏輯器件)。
設計全定製ASIC晶片時，設計師要定義晶片上所有電晶體的幾何圖形和工藝規則，最 後將設計結果交由IC廠家掩膜製造完成。優點是：晶片可以獲得最優的效能，即面積利用率高、速 度快、功耗低。缺點是：開發週期長，費用高，只適合大批量產品開發。
半定製ASIC晶片的版圖設計方法有所不同，分為門陣列設計法和標準單元設計法，這 兩種方法都是約束性的設計方法，其主要目的就是簡化設計，以犧牲晶片效能為代價來縮短開發時 間。
可程式設計邏輯晶片與上述掩膜ASIC的不同之處在於：設計人員完成版圖設計後，在實驗 室內就可以燒製出自己的晶片,無須IC廠家的參與，大大縮短了開發週期。
可程式設計邏輯器件自七十年代以來，經歷了PAL、GAL、CPLD、FPGA幾個發展階段，其中 CPLD/FPGA屬高密度可程式設計邏輯器件，目前整合度已高達200萬門/片，它將掩膜ASIC整合度高的 優點和可程式設計邏輯器件設計生產方便的特點結合在一起，特別適合於樣品研製或小批量產品開發， 使產品能以最快的速度上市，而當市場擴大時，它可以很容易的轉由掩膜ASIC實現，因此開發風 險也大為降低。
上述ASIC晶片，尤其是CPLD/FPGA器件，已成為現代高層次電子設計方法的實現載 體。
3.3硬體描述語言
硬體描述語言(HDL-Hardware Description Language)是一種用於設計硬體電子 系統的計算機語言，它用軟體程式設計的方式來描述電子系統的邏輯功能、電路結構和連線形式，與傳 統的門級描述方式相比，它更適合大規模系統的設計。例如一個32位的加法器，利用圖形輸入軟體 需要輸入500至1000個門，而利用VHDL語言只需要書寫一行A=B+C即可，而且VHDL語言可讀性強， 易於修改和發現錯誤。早期的硬體描述語言，如ABEL-HDL、AHDL，是由不同的EDA廠商開發的，互 相不相容，而且不支援多層次設計，層次間翻譯工作要由人工完成。為了克服以上缺陷，1985年 美國國防部正式推出了VHDL(Very High Speed IC Hardware Description Language)語言， 1987年IEEE採納VHDL為硬體描述語言標準(IEEE STD-1076)。
VHDL是一種全方位的硬體描述語言，包括系統行為級、暫存器傳輸級和邏輯閘級多個 設計層次,支援結構、資料流、行為三種描述形式的混合描述，因此VHDL幾乎覆蓋了以往各種硬體 描述語言的功能，整個自頂向下或自底向上的電路設計過程都可以用VHDL來完成。另外，VHDL還 具有以下優點： VHDL的寬範圍描述能力使它成為高層次設計的核心，將設計人員的工作重心提高到了系統功 能的實現與除錯，只需花較少的精力用於物理實現。 VHDL可以用簡潔明確的程式碼描述來進行復雜控制邏輯的設計，靈活且方便，而且也便於設計 結果的交流、儲存和重用。 VHDL的設計不依賴於特定的器件，方便了工藝的轉換。 VHDL是一個標準語言，為眾多的EDA廠商支援，因此移植性好。
