20世紀後半期,隨著積體電路和計算機技術的發展,數字系統也得到了飛速發展,其實現方法經歷了由分立元件、SSI、MSI到LSI、VLSI 以及UVLSI的過程.下面是小編整理的關於EDA技術在電路設計中的地位和作用，希望大家認真閱讀!
1 EDA 技術發展概述
EDA是以計算機為平臺,融合了應用電子技術、計算機技術、智慧化技術最新成果而研製的電子CAD通用軟體包,主要輔助進行三方面的工作: IC設計、電子線路設計以及PCB設計. 回顧近30年電子設計技術的發展歷程,可將EDA技術分為三個階段:20世紀70年代為CAD階段,人們開始用計算機輔助進行IC 版圖編輯、PCB佈局佈線,取代了手工操作,產生計算機輔助設計的概念. 20世紀80年代為CAE階段,與CAD相比,除了純粹的圖形設計功能之外,又增加了電路功能設計和結構設計,並且通過電器連線網路表將二者結合在一起, 實現了工程設計,這就是計算機輔助設計的概念. CAE的主要功能是:原理圖輸入,邏輯圖模擬,電路分析,自動佈局佈線,PCB分析. 20世紀90年代為EDA階段,儘管CAD/CAE技術取得了很大的成功,但並沒有把人們從繁重的勞動中解放出來. 在整個設計過程中,自動化和智慧化程度還不高,各種軟體介面千差萬別,學習使用困難,互不相容,直接影響到設計環節的銜接. 基於以上環節不足,人們開始追求:貫徹整個設計過程的自動化,這就是EDA即電子系統設計自動化.
2 EDA技術的基本特徵及實驗室配置
EDA 代表了當今電子設計技術發展的方向,它的基本特徵是:設計人員按照“自頂向下”的設計方法,對整個系統進行方案設計和功能劃分,系統的關鍵電路用一片或幾片專用積體電路(ASIC)實現,然後採用硬體描述語言(HDL)完成系統設計,最後通過綜合器和介面卡生成最終的目標器件. 這樣的設計方法被稱為高層次的電子設計方法,下面介紹與EDA基本特徵有關的幾個概念.
2. 1 “自頂而下”的設計方法
10年前,電子設計的基本思路還是選擇標準的積體電路“自底向上”(Bottom-Up)地構造出一個新的系統. 這樣的設計方法如同一磚一瓦建造樓房,不僅效率低、成本高而且容易出錯. 高層次的設計給我們提供了一種“自頂向下”( Top-Down)的全新設計方法,這種方法首先從系統入手,在頂層進行功能方框圖的劃分和結構設計. 在方框圖一級進行模擬、糾錯,並用硬體描述語言對高層的系統進行描述,在系統一級進行驗證. 然後用綜合優化工具生成具體的閘電路網表,其對應的物理實現級可以是印刷電路板或專用積體電路.
由於設計的主要模擬和除錯過程是在高層次上完成的. 這既有利於早期發現結構設計上的錯誤,避免設計工時的浪費,同時也減少了邏輯功能模擬的工作量,提高了設計的一次成功率.
2. 2 ASIC設計
現在電子產品的複雜程度日益加深,一個電子系統可能由數萬箇中小積體電路構成,這就帶來了體積大、功耗大、可靠性差的問題,解決這一問題的有效方法就是採用ASIC晶片進行設計. ASIC按照設計方法的不同可分為全定製ASIC,半定製ASIC,可程式設計ASIC(也成為可程式設計邏輯器件) .
設計全定製ASIC晶片時,設計人員要定義晶片上所有電晶體的幾何圖形和工藝規則,最後將設計結果交由IC廠家掩膜製造完成. 優點是:晶片可以獲得最優的效能,即面積利用率高、速度快、功耗低.缺點是:開發週期長,費用高,只適合大批量產品開發.
半定製ASIC晶片的版圖設計方法有所不同,分為門陣列設計方法和標準單元設計方法. 這兩種設計方法都是約束性設計方法,其主要目的就是簡化設計,以犧牲晶片效能為代價來縮短開發時間.可程式設計邏輯器件自20 世紀70 年代以來,經歷了PAL 、GAL 、CPLD、FPGA幾個發展階段,其中CPLD/FPGA屬於高密度邏輯器件,目前集程度已高達200萬門/ 片,它將掩膜ASIC集程度高的優點和可程式設計邏輯器件設計生產方便的特點結合在一起,特別適合於樣品研究或小批量產品開發,使產品能以最快的速度上市,而當市場擴大時,它可以很容易的轉 由掩膜ASIC實現,因此開發風險也大為降低.上述ASIC晶片,尤其是CPLD/FPGA器件,已成為現代高層次電子設計方法的實現載體.
2. 3 硬體描述語言
硬體描述語言(HDL)是一種用於硬體電子設計的計算機語言. 它用軟體程式設計的方式來描述電子系統的邏輯功能、電路結構和連線方式,與傳統的門級描述方式相比,它更適合大規模系統的設計. 早期硬體描述語言,如ABEL-HDL、AHDL,由不同的 EDA 廠家開發,互不相容,而且不支援多層次設計,層次間翻譯工作由人工來完成. 為了克服以上不足,1985年美國國防部正式推出了VHDL語言. VHDL是一種全方位的.硬體描述語言,包括系統行為級、暫存器傳輸級和邏輯閘級多個設計層次,支援結構描述、資料流描述、行為描述三種描述形式的混合描述,因此VHDL幾乎覆蓋了以往各種硬體描述語言的功能,整個自頂而下或自底向上的 電路設計 過程都可以用VHDL來完成. VHDL 還具有以下優點: ①VHDL範圍描述能力使它成為高層次設計的核心,將設計人員的工作重心提高到系統功能的實現和除錯,而花較少的精力用於物理的實現. ②VHDL可以用簡潔明確的程式碼描述來進行復雜的控制邏輯設計,靈活方便,而且也便於設計結果的交流、儲存和重用. ③VHDL的設計不依賴於特定的器件,方便了工藝轉換. ④VHDL是一種標準語言,為眾多的EDA廠商所支援,因此移植性好.
2. 4 EDA技術的建模與模擬
EDA技術必須進行元件的建模與系統模擬,基於SpICe/Xspice為核心的Multisim是目前教育系統流行的電路模擬軟體. MultisimV7是通過對V5 、V6的功能不斷擴充,特別增加了VHDL和VerilogHDL模組,使它成為真正的“數/ 模/ VHDL/ Verilog HDL”混合電路模擬軟體.
Multisim的元件庫分為Multisim主資料庫(Multisim Master Database)、共享資料庫(Corporate Library)和使用者資料庫(User Database),其中主資料庫的元件不能更改,共享資料庫和使用者資料庫可以更改,使用者可以將常用的元件或使用者編輯的新元件放在這兩個資料庫中. 單極版的Multisim中共享資料庫不可使用. Multisim中的元件模型分為SPICE模型、Code Model 模型、VHDL元件模型和VerilogHDL元件模型. SPICE模型是指SPICE預定義的元件模型或利用子電路的方法建立的模型. CodeModel是在SPICE中用C語言編寫的元件模型. 建立VHDL模型和Verilog HDL模型前首先要編寫相應的語言程式碼,進行模擬驗證,然後彙編和連線,產生Multisim可以接受的模型檔案.
與其他EDA工具相比較,Multisim主要具有以下優點: ①採用直觀的圖形介面建立電路. ②軟體提供了豐富而全面的儀器裝置,且同一臺儀器可以多臺同時呼叫,和真實實驗相比,大大節約了費用. ③Multisim軟體帶有豐富的電路元件庫,特別是有大量與現實對應的元件模型,使電路有很強的實用性,並提供了多種電路分析方法. ④作為設計工具,它可以同其他流行的電路分析、設計和制板軟體交換資料. ⑤Multisim還是一個優秀的電子訓練工具,利用它提供的虛擬儀器可以用比實驗室中更靈活的方式進行電路實驗,模擬電路實際執行情況,熟悉常用電子儀器測量方法. ⑥具有射頻電路的模擬功能. ⑦專業版支援VHDL和Verilog語言的電路模擬.
2. 5 EDA實驗室系統及配置
EDA實驗室系統是一套硬體配置以及EDA軟體配置. 最基礎的硬體配置是計算機,除此之外就高校而言,EDA實驗室還需要以下軟硬體配置: ①具有模數混合電路模擬軟體Multisim.②具有PCB自動化設計功能的軟體,目前高校系統更多采用Ultiboard. ③PCB雕刻機或PCB板製作系統. 若資金允許,可配備PCB雕刻機,否則可配備一般PCB板製作系統. 具備以上資源,就可以進行On board 設計但要進行On Chip設計和開發,還必須配備以下資源: ④具有CPLD/FPGA設計輸入、軟體模擬、下載功能的軟體和硬體. EDA實驗室可採用CPLD/FPGA 下載板,然後利用Maxplus Ⅱ軟體進行設計,完成晶片製造. Maxplus Ⅱ具有設計輸入、軟體模擬、角位定義的功能,它和CPLD/FPGA組合就可以完成在IC上的設計. ⑤完成對電路進行時序測試的軟硬體. 邏輯分析儀可以對硬體電路進行時序測試,但一般分析儀價格比較昂貴,鑑於此EDA實驗室可選用PC-base LA1000P 型邏輯分析儀,該分析儀的功能和一般分析儀的功能相當,但價格實惠,非常適合EDA實驗室使用.
3 EDA 技術在當今 電路設計 中的應用
20世紀90年代以來,電子資訊類產品的開發明顯出現兩個特點:一是產品的複雜程度加深;二是產品的上市時限緊迫. 然而電路級設計本質上是基於門級描述的單層次設計(主要以數位電路為主) ,設計的所有工作(包括設計輸入、模擬和分析、設計修改等) 都是在基本邏輯閘這一層次上進行的. 顯然這種設計方法不能適應新的形勢,為此引入一種高層次的電子設計方法,也稱為系統的設計方法.
高層次設計是一種“概念驅動式”的設計,設計人員無須通過門級原理圖描述電路,而是對設計目標進行功能描述,由於擺脫了電路細節的束縛,設計人員可以把精力集中於創造性的方案與概念構思上,一旦這些概念構思以高層次描述輸入計算機後,EDA系統就能以規則驅動的方式自動完成整個設計.這樣,新的概念得以迅速有效地成為產品,大大縮短了產品的研製週期. 不僅如此,高層次的設計只是定義系統的行為特性,可以不涉及實現工藝,在廠家的綜合庫的支援下,利用綜合優化工具可以將高層次的描述轉化成對某種工藝優化的網表,工藝轉化變得輕鬆容易.高層次設計步驟如下:第一,按照“自頂而下”的設計方法進行系統劃分.第二,輸入VHDL程式碼,這是高層次設計中最為普遍的輸入方式. 此外EDA實驗室採用Multisim圖形模擬輸入,這種方法具有直觀、容易理解的特點.
第三,將以上設計輸入編譯成標準的VHDL檔案. 對於大型的設計,還要進行程式碼級的功能模擬,主要是檢驗系統功能設計的正確性. 因為對大型設計,綜合、適配要花費數小時,在綜合前對原始碼模擬,就可大大減少設計重複的次數和時間,一般情況下,可略去這一模擬步驟.
第四,利用模擬器對VHDL原始碼進行綜合優化處理,生成門級描述的網表文件,這是將高層次描述轉化為硬體電路的關鍵步驟. 綜合優化是針對 ASIC 晶片供應商的某一產品進行的,所以綜合的過程要在相應的廠家綜合庫支援下才能完成. 綜合後,可利用生產的網表文件進行適配前的時序模擬,模擬過程不涉及具體器件的特性,是較為粗略的,一般設計這一模擬步驟可略去.
第五,利用介面卡件將綜合後的網表文件針對某一具體的目標器件進行邏輯對映操作,包括底層器件配置、邏輯分割、邏輯優化、佈局佈線. 適配完成後,產生多項設計結果:適配報告,包括晶片內部資源利用情況、設計的布林方程描述情況等;適配後的模擬模型;器件程式設計檔案. 根據適配後的模擬模型,可以進行適配後的時序模擬,因為已經得到器件的實際硬體特性(如延時特性) ,所以模擬結果能比較精確地預期未來晶片的實際效能. 如果模擬結果達不到設計要求,就需要修改VHDL 原始碼或選擇不同速度品質的器件,直至滿足設計要求.
第六,將介面卡件生產的器件程式設計檔案通過程式設計器或下載電纜載入到目標晶片CPLD/FPGA中.如果是大批量產品開發,通過更換相應的廠家綜合庫,可以很容易轉由ASIC形式實現.
EDA在教學、科研、產品設計與製造等方面都發揮著巨大的作用. 在教學方面,幾乎所有的理工科(特別是電子資訊) 類的高等院校都開設了EDA課程. 主要是讓學生了解EDA的基本概念和基本原理、學習Multisim軟體、掌握VHDL語言的編寫規範、掌握邏輯理論和演算法、使用EDA工具進行電子電路課程的實驗並從事簡單的設計. 學習電路模擬工具和PLD開發工具的使用,為今後的工作打下基礎. 科研方面主要利用電路模擬工具,利用虛擬儀器進行產品測試,將CPLD/FPGA器件實際應用到儀器裝置中,從事PCB設計和ASIC設計等. 在產品設計與製造方面,包括前期的計算機模擬,產品開發中的EDA工具應用、產品測試等各個環節,如PCB的製作、電子裝置的研製與生產、電路板的焊接、 ASIC的流片過程等. 另外,EDA軟體的功能日益增大,原來功能比較單一的軟體,現在增加了很多用途. EDA技術發展迅猛,完全可以用日新月異來描述. EDA技術的廣泛應用,現在已涉及各行各業. EDA水平不斷提高,設計工具趨於完美的地步,EDA市場日趨成熟.
