印製電路板的抗干擾設計與具體電路有著密切的關係，這裡僅就PCB抗干擾設計的幾項常用措施做一些說明。
1.電源線設計
根據印製線路板電流的大小，儘量加粗電源線寬度，減少環路電阻。同時，使電源線、地線的走向和資料傳遞的方向一致，這樣有助於增強抗噪聲能力。
2.地線設計
在電子產品設計中，接地是控制干擾的重要方法。如能將接地和遮蔽正確結合起來使用，可解決大部分干擾問題。電子產品中地線結構大致有系統地、機殼地(遮蔽地)、數字地(邏輯地)和模擬地等。在地線設計中應注意以下幾點：
(1)正確選擇單點接地與多點接地
在低頻電路中，訊號的工作頻率小於1MHz，它的佈線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應採用一點接地的方式。當訊號工作頻率大於10MHz時，地線阻抗變得很大，此時應儘量降低地線阻抗，應採用就近多點接地。當工作頻率在1～10MHz時，如果採用一點接地，其地線長度不應超過波長的1/20，否則應採用多點接地法。
(2)數字地與模擬地分開。
電路板上既有高速邏輯電路，又有線性電路，應使它們儘量分開，而兩者的地線不要相混，分別與電源端地線相連。低頻電路的地應儘量採用單點並聯接地，實際佈線有困難時可部分串聯後再並聯接地。高頻電路宜採用多點串聯接地，地線應短而粗，高頻元件周圍儘量用柵格狀大面積地箔。要儘量加大線性電路的接地面積。
(3)接地線應儘量加粗。
若接地線用很細的線條，則接地電位則隨電流的變化而變化，致使電子產品的定時訊號電平不穩，抗噪聲效能降低。因此應將接地線儘量加粗，使它能通過三倍於印製電路板的允許電流。如有可能，接地線的寬度應大於3mm。
(4)接地線構成閉環路。
設計只由數位電路組成的印製電路板的地線系統時，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在於：印製電路板上有很多積體電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地線上產生較大的.電位差，引起抗噪能力下降，若將接地線構成環路，則會縮小電位差值，提高電子裝置的抗噪聲能力。
3.退藕電容配置
PCB設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容。退藕電容的一般配置原則是：
(1)電源輸入端跨接10～100uf的電解電容器。如有可能，接100uF以上的更好。
(2)原則上每個積體電路晶片都應佈置一個0.01pF的瓷片電容，如遇印製板空隙不夠，可每4～8個晶片佈置一個1～10pF的鉭電容。
(3)對於抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM儲存器件，應在晶片的電源線和地線之間直接接入退藕電容。
(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。
此外，還應注意以下兩點：
(1)在印製板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須採用RC電路來吸收放電電流。一般R取1～2K，C取2.2～47uF。
(2)CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。
