當前位置:才華齋>範例>校園>

考研計算機組成原理複習重點

校園 閱讀(2.29W)

考生們在面對考研計算機的組成原理時,在複習上,需要重點的把知識點掌握好。小編為大家精心準備了計算機考研重點歸納,歡迎大家前來閱讀。

考研計算機組成原理複習重點

  計算機考研匯流排邏輯要點

畫一個具有雙向傳輸功能的匯流排邏輯圖。

解:此題實際上是要求設計一個雙向匯流排收發器,設計要素為三態、雙向、使能等控制功能的實現,可參考74LS245等匯流排收發器晶片內部電路。 邏輯圖如下:(n位)

幾種錯誤的設計:

幾種錯誤的設計:

設資料匯流排上接有A、B、C、D四個暫存器,要求選用合適的74系列晶片,完成下列邏輯設計:

(1) 設計一個電路,在同一時間實現D→A、D→B和D→C暫存器間的傳送;

(2) 設計一個電路,實現下列操作:

T0時刻完成D→匯流排;

T1時刻完成匯流排→A;

T2時刻完成A→匯流排;

T3時刻完成匯流排→B。

解:

(1)採用三態輸出的D型暫存器74LS374做A、B、C、D四個暫存器,其輸出可直接掛匯流排。A、B、C三個暫存器的輸入採用同一脈衝打入。注意-OE為電平控制,與打入脈衝間的時間配合關係為:

現以8位匯流排為例,設計此電路,如下圖示:

(2)暫存器設定同(1),由於本題中傳送、接收不在同一節拍,因此匯流排需設鎖存器緩衝,鎖存器採用74LS373(電平使能輸入)。節拍、脈衝配合關係如下:

節拍、脈衝分配邏輯如下:

節拍、脈衝時序圖如下:

以8位匯流排為例,電路設計如下:

(圖中,A、B、C、D四個暫存器與資料匯流排的連線方法同上。)

幾種錯誤的設計:

(1)幾種錯誤的設計:

(1)幾種錯誤的設計:

(2)幾種錯誤的設計:

(2)幾種錯誤的'設計:

  計算機考研匯流排要點

什麼是匯流排?匯流排傳輸有何特點?為了減輕匯流排負載,總線上的部件應具備什麼特點?

解:匯流排是多個部件共享的傳輸部件。

匯流排傳輸的特點是:某一時刻只能有一路資訊在總線上傳輸,即分時使用。

為了減輕匯流排負載,總線上的部件應通過三態驅動緩衝電路與匯流排連通。

講評:

圍繞“為減輕匯流排負載”的幾種說法:

× 應對裝置按速率進行分類,各類裝置掛在與自身速率相匹配的總線上;

× 應採用多匯流排結構;

× 總線上只連線計算機的五大部件;

× 總線上的部件應為低功耗部件。

上述措施都無法從根上(工程上)解決問題,且增加了許多不必要(或不可能)的限制。

× 總線上的部件應具備機械特性、電器特性、功能特性、時間特性;

這是不言而喻的。

為什麼要設定匯流排判優控制?常見的集中式匯流排控制有幾種?各有何特點?哪種方式響應時間最快?哪種方式對電路故障最敏感?

解:匯流排判優控制解決多個部件同時申請匯流排時的使用權分配問題;

常見的集中式匯流排控制有三種:

鏈式查詢、計數器查詢、獨立請求;

特點:鏈式查詢方式連線簡單,易於擴充,對電路故障最敏感;計數器查詢方式優先順序設定較靈活,對故障不敏感,連線及控制過程較複雜;獨立請求方式判優速度最快,但硬體器件用量大,連線多,成本較高。

解釋下列概念:匯流排的主裝置(或主模組)、匯流排的從裝置(或從模組)、匯流排的傳輸週期和匯流排的通訊控制。

解:匯流排的主裝置(主模組)——指一次匯流排傳輸期間,擁有匯流排控制權的裝置(模組);

匯流排的從裝置(從模組)——指一次匯流排傳輸期間,配合主裝置完成傳輸的裝置(模組),它只能被動接受主裝置發來的命令;

匯流排的傳輸週期——匯流排完成一次完整而可靠的傳輸所需時間;

匯流排的通訊控制——指匯流排傳送過程中雙方的時間配合方式。

為什麼要設定匯流排標準?你知道目前流行的匯流排標準有哪些?什麼叫plug and play?哪些匯流排有這一特點?

解: 匯流排標準的設定主要解決不同廠家各類模組化產品的相容問題;

目前流行的匯流排標準有:ISA、EISA、PCI等;

plug and play——即插即用,EISA、PCI等具有此功能。

  計算機考研14個指令縮寫要點

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS

解:全面的回答應分英文全稱、中文名、中文解釋三部分。

CPU——Central Processing Unit,中央處理機(器),見7題;

PC——Program Counter,程式計數器,存放當前欲執行指令的地址,並可自動計數形成下一條指令地址的計數器;

IR——Instruction Register,

指令暫存器,存放當前正在執行的指令的暫存器;

CU——Control Unit,控制單元(部件),控制器中產生微操作命令序列的部件,為控制器的核心部件;

ALU——Arithmetic Logic Unit,算術邏輯運算單元,運算器中完成算術邏輯運算的邏輯部件;

ACC——Accumulator,累加器,運算器中運算前存放運算元、運算後存放運算結果的暫存器;

MQ——Multiplier-Quotient Register,乘商暫存器,乘法運算時存放乘數、除法時存放商的暫存器。

X——此字母沒有專指的縮寫含義,可以用作任一部件名,在此表示運算元暫存器,即運算器中工作暫存器之一,用來存放運算元;

MAR——Memory Address Register,儲存器地址暫存器,記憶體中用來存放欲訪問儲存單元地址的暫存器;

MDR——Memory Data Register,儲存器資料緩衝暫存器,主存中用來存放從某單元讀出、或寫入某儲存單元資料的暫存器;

I/O——Input/Output equipment,輸入/輸出裝置,為輸入裝置和輸出裝置的總稱,用於計算機內部和外界資訊的轉換與傳送;

MIPS——Million Instruction Per Second,每秒執行百萬條指令數,為計算機運算速度指標的一種計量單位。