計算機組成指的是系統結構的邏輯實現，包括機器機內的資料流和控制流的組成及邏輯設計等。計算機由什麼組成的，有什麼原理呢?下面yjbys小編為大家分析一下!
【計算機效能指標】
計算機的效能指標主要是CPU效能指標、儲存器效能指標和I/O吞吐率。
處理機字長：是指處理機運算器中一次能夠完成二進位制運算的位數。
匯流排寬度：一般指CPU中運算器與儲存器之間進行互連的內部匯流排二進位制位數。
儲存器頻寬：單位時間內從儲存器讀出事物二進位制數資訊量，一般用位元組數/秒錶示。
主頻/時鐘週期：CPU的工作節拍受主時鐘控制，主時鐘不斷產生固定頻率的時鐘，主時鐘的頻率(f)叫CPU的主頻。主頻的倒數稱為CPU的週期(T)。
CPI：表示每條指令週期數，即執行一般程式所佔用的CPU時間，
CPU執行時間=CPU時鐘週期數*CPU時鐘週期
MIPS：表示平均每秒執行多少百萬條定點指令數，
FLOPS:表示每秒執行浮點操作的次數，用來衡量機器浮點操作的效能。
FLOPS=程式中的浮點操作次數/程式執行時間(s)
【定點數的表示和運算】
一個定點數由符號位和數值域兩部分組成。按小數點位置不同，定點數有純小數和純整數兩種表示方法。在定點計算機中，兩個原碼錶示的數相乘的運算規則是：乘積的符號位由兩數的符號位按異或運算得到，而乘積的數值部分則是兩個正數相乘之積。兩個原碼錶示的數相除時，商的符號位由兩數的符號按位相加求得，商的數值部分由兩數的數值部分相除求得。
【算數邏輯單元ALU】
為運算器構造的簡單性，運算方法中算數運算通常採用補碼加、減法，原碼乘除法或補碼乘除法。為了運算器的高速性和控制的簡單性，採用了先行進位、陣列乘除法、流水線等並行技術措施。ALU不僅具有多種算術運算和邏輯運算的功能，而且具有先行進位邏輯，從而能實現高速運算。
【儲存器的分類】
按儲存介質，用半導體器件組成的儲存器稱為半導體儲存器，用磁性材料做成的儲存器稱為磁表面儲存器;作為儲存介質的基本要求，必須有兩個明顯區別的物理狀態，分別用來表示二進位制的程式碼0和1。另一方面，儲存器的存取速度又取決於這種物理狀態的改變速度。
按存取方式，儲存器中任何儲存單元的內容都能被隨機存取，且存取時間和儲存單元的位置無關的儲存器稱為隨機儲存器，儲存器只能按某種順序來存取，即存取時間和儲存單元的物理位置有關的儲存器稱為順序儲存器;半導體儲存器是隨機儲存器，RAM和ROM都是採用隨機存取的方式進行資訊訪問，磁帶儲存器是順序儲存器。
按資訊易失性，斷電後資訊消失的儲存器稱為易失性儲存器，斷電後仍能儲存資訊的儲存器稱為非易失性儲存器;半導體讀寫儲存器RAM是易失性儲存器，ROM是非易失性儲存器，磁性材料做成的儲存器是非易失性儲存器。
按儲存內容可變性，有些半導體儲存器儲存的內容是固定不變的，即只能讀出而不能寫入，這種半導體儲存器稱為只讀儲存器(ROM)，既能讀出又能寫入的半導體儲存器稱為隨機讀寫儲存器(RAM);
按系統中的作用，可分為內部儲存器、外部儲存器;又可分為主儲存器、高速緩衝儲存器、輔助儲存器、控制儲存器;半導體儲存器是內部儲存器，磁碟是外部儲存器，又是輔助儲存器。
【儲存器的層次化結構】
目前在計算機系統中，通常採用多級儲存器體系結構，即使用高階緩衝儲存器(cache)、主儲存器和外儲存器。CPU能直接訪問的儲存器稱為記憶體儲器，它包括cache和主儲存器。CPU不能直接訪問外儲存器，外儲存器的資訊必須調入記憶體儲器後才能為CPU進行處理。cache是計算機系統中的一個高速小容量半導體儲存器，在計算機中利用cache來高速存取指令和資料。cache的工作原理基於程式執行中具有的空間區域性性和時間區域性性特徵。cache能高速地向CPU提供指令和資料，從而加快了程式的執行速度。從功能上看，它是主存的緩衝儲存器，由高速的SRAM組成。為追求高速，包括管理在內的全部功能由硬體實現，因而對程式設計師是透明的。與主存容量相比。cache的容量很小，它儲存的內容只是主存內容的一個子集，且cache與主存的資料交換是以塊為單位。主儲存器是計算機系統的主要儲存器，由MOS半導體儲存器組成，用來存放計算機執行期間的大量程式和資料，能和cache交換資料和指令。外儲存器是大容量輔助儲存器，通常用來存放系統程式和大型資料檔案及資料庫。
儲存器的技術指標有儲存容量、存取時間、儲存週期、儲存器頻寬。存取時間、儲存週期、儲存器頻寬三個概念反映了主存的速度指標。
存取時間：指一次讀操作命令發出到該操作完成，將資料讀出到資料匯流排上所經歷的時間。通常取寫操作時間等於讀操作時間，故稱為儲存器存取時間，存取時間又稱儲存器訪問時間。
儲存週期：指連續兩次讀操作所需間隔的最小時間。通常，儲存週期略大於存取時間。
“位(bit)”是電子計算機中最小的資料單位，每一位的狀態只能是0或1。8個二進位制位構成一個“位元組(Byte)”,位元組是儲存空間的基本計量單位，一個位元組可以儲存一個英文字母，2個位元組可以儲存一個漢子。“字”由若干位元組構成，字的位數叫作字長，不同檔次的機器有不同的字長。儲存器的基本單位位元組的長度是8 bit。表示主存容量的常用單位位元組B，是基本單位。此外還有KB、MB、GB、TB。一個雙穩態半導體電路或一個CMOS電晶體或磁性材料的儲存元，均可以儲存一位二進位制程式碼。這個二進位制程式碼位是儲存器中最小的儲存單位，稱為儲存位元。
所有的SRAM的特徵是用一個鎖存器(觸發器)作為儲存元，觸發器具有兩個穩定的狀態，只要直流供電電源一直加在這個記憶電路上，它就無限期地保持記憶的1或0狀態;如果電源斷電，那麼儲存的資料(1或0)就會丟失。SRAM是易失性儲存器。半導體靜態儲存器 SRAM 的儲存原理是依靠雙穩態電路。SRAM儲存器的儲存元是一個觸發器，它具有兩個穩定的狀態。SRAM的優點是存取速度快，但儲存容量不如DRAM大。動態MOS隨機讀寫儲存器DRAM的儲存容量極大，通常用作計算機的主儲存器。主存也可以用SRAM實現，只是成本高。與SRAM相比，DRAM成本低、功耗低，但需要重新整理。動態RAM儲存資訊依靠的是電容。DRAM儲存器的儲存元是由一個MOS電晶體和電容器組成的記憶電路，其中MOS電晶體作為開關使用，而所儲存的資訊1或0則是由電容器上的電荷量來體現--當電容器充滿電荷時，代表儲存了1，當電容器放電沒有電荷時，代表儲存了0。讀出過程也是重新整理過程。輸入緩衝期與輸出緩衝器總是互鎖的。這是因為讀操作和寫操作是互斥的，不會同時發生。與SRAM不同的是：DRAM增加了行地址鎖存器和列地址鎖存器，增加了重新整理計數器和相應的控制電路。DRAM比SRAM整合度更高。DRAM讀出後必須重新整理，而未讀寫的儲存元也要定期重新整理，而且要按行重新整理，所以重新整理計數器的長度等於行地址鎖存器。DRAM儲存位元是基於電容器上的電荷量儲存，這個電荷量隨著時間和溫度而減少，因此必須定期地重新整理，以保持它們原來記憶的資訊。DRAM是易失性儲存器。一次讀操作會自動地重新整理選中行中的所有儲存位元。然而通常情況下，人們不能準確地預知讀操作出現的頻率，因此無法阻止資料丟失。在這種情況下，必須對DRAM進行定期重新整理。DRAM使用電容儲存，所以必須隔一段時間重新整理(refresh)一次，如果儲存單元沒有被重新整理，儲存的資訊就會丟失。DRAM儲存器有讀週期、寫週期和重新整理週期，重新整理週期比讀/寫週期有更高的優先權。DRAM儲存器需要逐行進行定時重新整理，以使不因儲存資訊的電容漏電而造成資訊丟失。另外，DRAM晶片的讀出是一種破壞性讀出，因此在讀取之後要立即按讀出資訊予以充電再生。動態MOS隨機讀寫儲存器DRAM的儲存容量極大，通常用作計算機的主儲存器。SRAM和DRAM都是隨機讀寫儲存器，它們的特點是資料可讀可寫。ROM叫作只讀儲存器，在它工作時只能讀出，不能寫入，其中儲存的原始資料必須在它工作以前寫入。FLASH叫作快閃記憶體儲存器，是高密度非易失性的讀/寫儲存器，高密度意味著它具有巨大位元數目的儲存容量，非易失性意味著存放的資料在沒有電源的情況下可以長期儲存。FLASH儲存元是在EPROM儲存元基礎上發展起來的。快閃記憶體儲存器有三個主要的基本操作，它們是程式設計操作、讀取操作和擦除操作。可程式設計ROM有PROM、EPROM、EEPROM。其中，PROM是一次性程式設計。EPROM叫作光擦除可程式設計只讀儲存器，它的儲存內容可以根據需要寫入，當需要更新時將原儲存內容抹去，再寫入新的內容。EEPROM叫作電擦除可程式設計只讀儲存器，其儲存元是一個具有兩個柵極的NMOS管，這種儲存器在出廠時，儲存器內容為全“1”狀態。使用時，可根據要求把某些儲存元寫“0”。EPROM是可改寫的，但它不能用作為隨機儲存器用。
【主儲存器與CPU的連線】
主儲存器和CPU之間增加cache的目的是解決CPU和主存之間的速度匹配問題。程式和資料儲存在主存中，主存通常採用多體交叉儲存器，以提高訪問速度。cache是一個高速緩衝儲存器，用以彌補主存和CPU速度上的差異。指令部件本身又構成一個流水線，它由取指令、指令譯碼、計算運算元地址、取運算元等幾個過程段組成。指令隊伍是一個先進先出(FIFO)的暫存器棧，用於存放經過譯碼的指令和取來的運算元。它也是由若干個過程段組成的流水線。執行部件可以具有多個算數邏輯運算部件，這些部件本身又用流水線方式構成。為了使儲存器的存取時間能與流水線的其他各過程段的速度匹配，一般採用多體交叉儲存器。執行段的速度匹配問題，通常採用並行的運算部件以及部件流水線的工作方式來解決。一般採用的方法包括：將執行部件分為定點執行部件和浮點執行部件兩個可並行執行的部分，分別處理定點運算指令和浮點運算指令;在浮點執行部件中，又有浮點加法部件和浮點乘/除部件，它們也可以同時執行不同的指令;浮點運算部件都以流水線方式工作。所謂資源相關，是指多條指令進入流水線後在同一機器時鐘週期內爭用同一個功能部件所發生的衝突。在一個程式中，如果必須等前一條指令 執行完畢後，才能執行後一條指令，那麼這兩條指令就是資料相關的。為了解決資料相關衝突，流水CPU的運算器中特意設定若干運算結果緩衝暫存器，暫時保留運算結果，以便於後繼指令直接使用，這稱為“向前”或定向傳送技術。控制相關衝突是由轉移指令引起的。當執行轉移指令時，依據轉移條件的產生結果，可能為順序取下條指令;也可能轉移到新的目標地址取指令，從而使流水線發生斷流。為了減小轉移指令對流水線效能的影響，常採用以下兩種轉移處理技術：由編譯程式重排指令序列來實現的延遲轉移法、硬體方法來實現的轉移預測法。
