當前位置:才華齋>IT認證>EDA技術>

allegro的reuse功能操作步驟

EDA技術 閱讀(6.94K)

利用EDA工具,電子設計師可以從概念、演算法、協議等開始設計電子系統,大量工作可以通過計算機完成,並可以將電子產品從電路設計、效能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。下面小編準備了關於allegro的reuse功能操作步驟,歡迎大家參考!

allegro的reuse功能操作步驟

1、在orcad中畫好模組的原理圖,設定好封裝,做好drc,做好元件編號。

2、檢查元件屬性是否設為current properties,其它設定可能出錯。

2、在annotate-->allegro reuse中,選中generate reuse module,renumber design for using modules,選中unconditional,其它不選。

3、生成netlist.

4、將netlist匯入到allegro,佈線,佈局,若無rename等需要與orcad互動的動作,選tools-->creat modules生成mdd檔案檔案的檔名一定要定義為:DSN NAME_ROOT SCHEMATIC 。DSN NAME為你定義的orcad中的dsn檔名,ROOT SCHEMATIC NAME是這個檔案中的頁名字。這裡若定義不對,在reuse時找不到mdd檔案。之後跳到第6步。

5、在orcad中back annotate,之後回到第2步。

6、模組製作完成。

  使用生成的模組

1、在新的orcad設計中,選place-->herarhical block,reference中填入BLK?(注意,這裡使用BLK是為了與原理圖中的U?R?C?區別,保證BLK這個名字專用於moduel,不然在做完allegro後,rename 時,導回到orcad中出問題。)

在implementation type中選schematic view,在implementtation name中填入先前模組的頁名稱,在path and file

name中選擇相應的dsn檔案,之後在你的原理圖中出現一個block.

2、繼續其它設計,之後在annotate-->packageing中,選中reset part name to "?",同時選中update occurrences,執行一下,將所有的元件

(包括module的name改為?),在annotate-->allegro reuse中,選中 renumber design for using modules,選中incremental,選中do not

change the page number,選中select modules to mark for框裡的內容。其它不選。

3、drc後,出netlist.

4、匯入到allegro後,palce-->manually place,選mudule instances,將module放入。注意一下mdd檔案路徑的設定,不正確會找不到mdd 檔案的。

5、在allegro中布好線後,可以rename到arcad中,與正常設計無區別。

6、over.

  做reuse時的幾個注意事項:

1:當reuse模組已經放在電路中使用,重新修改reuse模組的port口後,在使用的原理中右擊這個模組,選synchronize up,則實現修改的同步

2:在reuse模組中,不能使用room屬性,不然可能與使用reuse的電路圖混淆。

3: reuse模組中不能使用全域性變數,特別是電源和地,使用port口傳遞資料。

4: reuse模組內部修改後,只要port口沒有變,則在使用它的原理圖不用同步。

5: 做好的模組檔案用在pcb中後,若需要修改這部分檔案,在修改完成後,在原pcb中使用update symbol功能,選相應的moddle,之後更新就行了,注意生成mdd檔案時,原點的選擇,這然更新後一些線會錯位。

6:當匯入到allegro的模組出現dummy net的錯誤時,怎麼辦?

出錯的可能原因是由於模組的orcad檔案造成的,可能是對原始的'orcad取一部分進行修改,這些元件帶有原來檔案的一些屬性。將相關orcad檔案的所有元件和連線copy到一個新的頁內,將當前頁的內容刪除,從剛才copy到新頁的內容copy回來,這時看元件的屬性時,沒有黃色的部分,按正常步驟重新生成mdd檔案,在呼叫這個模組的orcad檔案中,重新編一次元件編號,生成網表,問題解決。

7:當含有reuse的設計匯入到allegro並佈線完成,若重新修改原理圖,比如換一個10pin的IDC插座到16pin,不能用annotate-->allegro reuse命令,不然生成的網表會匯入到allegro中會出錯,不知是什麼原因?

答:在原理圖設計中,當使用reset to ?後,使用annotate-->allegro reuse命令,將netlist匯出到allegro後,不能再使用使用reset to ?,新增的元件使用increase功能,不要將所有的元件reset to ?,不然會出錯。