考生們在進行考研計算機專業課的複習時，要找到知識的要點，才能更好的進行復習。小編為大家精心準備了考研計算機專業課指南攻略，歡迎大家前來閱讀。
什麼是中斷允許觸發器?它有何作用?
解：中斷允許觸發器是CPU中斷系統中的一個部件，他起著開關中斷的作用(即中斷總開關，則中斷遮蔽觸發器可視為中斷的分開關)。
在什麼條件和什麼時間，CPU可以響應I/O的中斷請求?
解：CPU響應I/O中斷請求的條件和時間是：當中斷允許狀態為1(EINT=1)，且至少有一箇中斷請求被查到，則在一條指令執行完時，響應中斷。
17. 某系統對輸入資料進行取樣處理，每抽取一個輸入資料，CPU就要中斷處理一次，將取樣的資料存至儲存器的緩衝區中，該中斷處理需P秒。此外，緩衝區內每儲存N個數據，主程式就要將其取出進行處理，這個處理需Q秒。試問該系統可以跟蹤到每秒多少次中斷請求?
解：這是一道求中斷飽和度的題，要注意主程式對資料的處理不是中斷處理，因此Q秒不能算在中斷次數內。
N個數據所需的處理時間=P×N+Q秒
平均每個資料所需處理時間= (P×N+Q) /N秒;
求倒數得：
該系統跟蹤到的每秒中斷請求數=N/(P×N+Q)次。
在程式中斷方式中，磁碟申請中斷的優先權高於印表機。當印表機正在進行列印時，磁碟申請中斷請求。試問是否要將印表機輸出停下來，等磁碟操作結束後，印表機輸出才能繼續進行?為什麼?
解：這是一道多重中斷的題，由於磁碟中斷的優先權高於印表機，因此應將印表機輸出停下來，等磁碟操作結束後，印表機輸出才能繼續進行。因為印表機的速度比磁碟輸入輸出的速度慢，並且暫停列印不會造成資料丟失。
討論：
印表機不停，理由有如下幾種：
列印內容已存入印表機快取;
問題：1)如果印表機無快取呢?
2)如果印表機有快取，還需要用程式中斷方式交換嗎?(應用DMA)
由於在指令執行末查中斷，因此執行列印指令時不會響應磁碟中斷。
問題：列印中斷處理程式=列印指令?
採用位元組交叉傳送方式，當兩者同時請求中斷時，先響應盤，再響應印表機，交叉服務。
問題：這是程式中斷方式嗎?
由於印表機速度比CPU慢得多，CPU將資料傳送給印表機後，就去為磁碟服務，而這時印表機可自己慢慢列印。
問題：停止印表機傳送=停止印表機動作?
我有印表機，感覺上印表機工作是連貫的;
問題：人的感覺速度=計算機工作速度?
CPU對DMA請求和中斷請求的響應時間是否一樣?為什麼?
解： CPU對DMA請求和中斷請求的響應時間不一樣，因為兩種方式的交換速度相差很大，因此CPU必須以更短的時間間隔查詢並響應DMA請求(一個存取週期末)。
討論：
CPU對DMA的響應是即時的;
隨時都能響應?
CPU響應DMA的時間更短;
DMA比中斷速度高;
短、高或不一樣的具體程度?
不一樣。因為DMA與CPU共享主存，會出現兩者爭用主存的衝突，CPU必須將匯流排讓給DMA介面使用，常用停止CPU訪存、週期竊取及DMA與CPU交替訪存三種方式有效的分時使用主存;
這種情況僅僅存在於DMA與中斷程式之間嗎?答非所問。
計算機考研調頻制要點以寫入1001 0110為例，比較調頻制和改進調頻制的寫電流波形圖。
解：寫電流波形圖如下：
比較：
1)FM和MFM寫電流在位週期中心處的變化規則相同;
2)MFM制除連續一串“0”時兩個0週期交界處電流仍變化外，基本取消了位週期起始處的電流變化;
3)FM制記錄一位二進位制程式碼最多兩次磁翻轉，MFM制記錄一位二進位制程式碼最多一次磁翻轉，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時位週期時間縮短一倍的情況。由圖可知，當MFM制記錄密度提高一倍時，其寫電流頻率與FM制的寫電流頻率相當;
4)由於MFM制並不是每個位週期都有電流變化，故自同步脈衝的分離需依據相鄰兩個位週期的讀出資訊產生，自同步技術比FM制複雜得多。
25. 畫出調相制記錄01100010的驅動電流、記錄磁通、感應電勢、同步脈衝及讀出程式碼等幾種波形。
解：
注意：
1)畫波形圖時應嚴格對準各種訊號的時間關係。
2)讀出感應訊號不是方波而是與磁翻轉邊沿對應的尖脈衝;
3)同步脈衝的出現時間應能“包裹”要選的讀出感應訊號，才能保證選通有效的讀出資料訊號，並遮蔽掉無用的感應訊號。
4)最後讀出的資料程式碼應與寫入程式碼一致。
26. 磁碟組有六片磁碟，每片有兩個記錄面，儲存區域內徑22釐米，外徑33釐米，道密度為40道/釐米，內層密度為400位/釐米，轉速2400轉/分，問：
(1)共有多少儲存面可用?
(2)共有多少柱面?
(3)盤組總儲存容量是多少?
(4)資料傳輸率是多少?
解：
(1)若去掉兩個保護面，則共有：
6 × 2 - 2 = 10個儲存面可用;
(2)有效儲存區域
=(33-22)/ 2 = 5.5cm
柱面數 = 40道/cm × 5.5= 220道
=p (3)內層道周長=22 69.08cm
道容量=400位/cm×69.08cm
= 3454B
面容量=3454B × 220道
= 759，880B
盤組總容量 = 759，880B × 10面
= 7，598，800B
(4)轉速 = 2400轉 / 60秒
= 40轉/秒
資料傳輸率 = 3454B × 40轉/秒
= 138，160 B/S
注意：
1)計算盤組容量時一般應去掉上、下保護面;
的精度選取不同將引起答案不同，一般取兩位小數;p2)
盤組總磁軌數(=一個盤面上的磁軌數)¹3)柱面數
4)資料傳輸率與盤面數無關;
5)資料傳輸率的單位時間是秒，不是分。
27. 某磁碟儲存器轉速為3000轉/分，共有4個記錄盤面，每毫米5道，每道記錄資訊12 288位元組，最小磁軌直徑為230mm，共有275道，求：
(1)磁碟儲存器的儲存容量;
(2)最高位密度(最小磁軌的位密度)和最低位密度;
(3)磁碟資料傳輸率;
(4)平均等待時間。
解：
(1)儲存容量 = 275道×12 288B/道×4面 = 13 516 800B
(2)最高位密度 = p12 288B/230
= 17B/mm = 136位/mm(向下取整)
最大磁軌直徑
=230mm+275道/5道 ×2
= 230mm + 110mm = 340mm
p 最低位密度 = 12 288B / 340
= 11B/mm = 92位 / mm (向下取整)
(3)磁碟資料傳輸率
= 12 288B × 3000轉/分
=12 288B × 50轉/秒=614 400B/S
(4)平均等待時間 = 1/50 / 2 = 10ms
討論：
1、本題給出的道容量單位為位元組，
因此算出的儲存容量單位也是位元組，而不是位;
2、由此算出的位密度單位最終應轉換成bpm(位/毫米);
3、平均等待時間是磁碟轉半圈的時間，與容量無關。
計算機考研儲存器要點半導體儲存器晶片的譯碼驅動方式有幾種?
解：半導體儲存器晶片的譯碼驅動方式有兩種：線選法和重合法。
線選法：地址譯碼訊號只選中同一個字的所有位，結構簡單，費器材;
重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為所選單元。這種方法通過行、列譯碼訊號的重合來選址，也稱矩陣譯碼。可大大節省器材用量，是最常用的譯碼驅動方式。
畫出用1024×4位的儲存晶片組成一個容量為64K×8位的儲存器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片儲存晶片。
解：設採用SRAM晶片，
總片數 = 64K×8位 / 1024×4位
= 64×2 = 128片
題意分析：本題設計的儲存器結構上分為總體、頁面、組三級，因此畫圖時也應分三級畫。首先應確定各級的容量：
頁面容量 = 總容量 / 頁面數
= 64K×8位 / 4
= 16K×8位;
組容量 = 頁面容量 / 組數
= 16K×8位 / 16 = 1K×8位;
組內片數 = 組容量 / 片容量
= 1K×8位 / 1K×4位 = 2片;
地址分配：
頁面邏輯框圖：(字擴充套件)
儲存器邏輯框圖：(字擴充套件)
討論：
頁選地址取A11、A10，頁內片選取A15~A12;
(頁內組地址不連貫? )
不分級畫;問題：
1、不合題意;
2、晶片太多難畫;
3、無頁譯碼，6：64譯碼選組。
頁選直接聯到晶片;問題：
1、SRAM一般只一個片選端;
2、譯碼輸出負載能力需考慮。
附加閘電路組合2級譯碼訊號;
(應利用譯碼器使能端輸入高一級的譯碼選通訊號)
不設組選，頁選同時選8組(16組)，並行存取?
組譯碼無頁選輸入;
2片晶片合為一體畫;
文字敘述代替畫圖;
地址線、資料線不標訊號名及訊號序號。
設有一個64K×8位的RAM晶片，試問該晶片共有多少個基本單元電路(簡稱儲存基元)?欲設計一種具有上述同樣多儲存基元的晶片，要求對晶片字長的選擇應滿足地址線和資料線的總和為最小，試確定這種晶片的地址線和資料線，並說明有幾種解答。
解：
儲存基元總數 = 64K×8位
= 512K位 = 219位;
思路：如要滿足地址線和資料線總和最小，應儘量把儲存元安排在字向，因為地址位數和字數成2的冪的關係，可較好地壓縮線數。
設地址線根數為a，資料線根數為b，則片容量為：2a×b = 219;b = 219-a;
若a = 19，b = 1，總和 = 19+1 = 20;
a = 18，b = 2，總和 = 18+2 = 20;
a = 17，b = 4，總和 = 17+4 = 21;
a = 16，b = 8，總和 = 16+8 = 24;
由上可看出：片字數越少，片字長越長，引腳數越多。片字數、片位數均按2的冪變化。
結論：如果滿足地址線和資料線的總和為最小，這種晶片的引腳分配方案有兩種：地址線 = 19根，資料線 = 1根;或地址線 = 18根，資料線 = 2根。
採用字、位擴充套件技術設計;
某8位微型機地址碼為18位，若使用4K×4位的RAM晶片組成模組板結構的儲存器，試問：
(1)該機所允許的最大主存空間是多少?
(2)若每個模組板為32K×8位，共需幾個模組板?
(3)每個模組板內共有幾片RAM晶片?
(4)共有多少片RAM?
(5)CPU如何選擇各模組板?
解：
(1)218 = 256K，則該機所允許的最大主存空間是256K×8位(或256KB);
(2)模組板總數 = 256K×8 / 32K×8
= 8塊;
(3)板內片數 = 32K×8位 / 4K×4位
= 8×2 = 16片;
(4)總片數 = 16片×8 = 128片;
(5)CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：
討論：
不對板譯碼、片譯碼分配具體地址位;
板內片選設4位地址;
不設板選，8個板同時工作，匯流排分時傳送;
8位晶片;8板通過3：8譯碼器組成256K
設CPU共有16根地址線，8根資料線，並用-MREQ(低電平有效)作訪存控制訊號，R/-W作讀寫命令訊號(高電平為讀，低電平為寫)。現有下列儲存晶片：
ROM(2K×8位，4K×4位，8K×8位)，RAM(1K×4位，2K×8位，4K×8位)，及74138譯碼器和其他閘電路(閘電路自定)。試從上述規格中選用合適晶片，畫出CPU和儲存晶片的連線圖。要求：
(1)最小4K地址為系統程式區，4096~16383地址範圍為使用者程式區;
(2)指出選用的儲存晶片型別及數量;
(3)詳細畫出片選邏輯。
解：
(1)地址空間分配圖：
(2)選片：ROM：4K×4位：2片;
RAM：4K×8位：3片;
(3)CPU和儲存器連線邏輯圖及片選邏輯：
討論：
1)選片：當採用字擴充套件和位擴充套件所用晶片一樣多時，選位擴充套件。
理由：字擴充套件需設計片選譯碼，較麻煩，而位擴充套件只需將資料線按位引出即可。
本題如選用2K×8 ROM，片選要採用二級譯碼，實現較麻煩。
當需要RAM、ROM等多種晶片混用時，應儘量選容量等外特性較為一致的晶片，以便於簡化連線。
2)應儘可能的避免使用二級譯碼，以使設計簡練。但要注意在需要二級譯碼時如果不使用，會使選片產生二義性。
3)片選譯碼器的各輸出所選的儲存區域是一樣大的，因此所選晶片的字容量應一致，如不一致時就要考慮二級譯碼。另外如把片選譯碼輸出“或”起來使用也是不合理的。
4)其它常見錯誤：
138的C輸入端接地;(相當於把138當2-4譯碼器用，不合理)
EPROM的PD端接地;
(PD為功率下降控制端，當輸入為高時，進入功率下降狀態。因此PD端的合理接法是與片選端-CS並聯。)
ROM連讀/寫控制線-WE;
(ROM無讀/寫控制端)
CPU假設同上題，現有8片8K×8位的晶片與CPU相連，試回答：
(1)用74138譯碼器畫出CPU與儲存晶片的連線圖;
(2)寫出每片RAM的地址範圍;
(3)如果執行時發現不論往哪片RAM寫入資料後，以A000H為起始地址的儲存晶片都有與其相同的資料，分析故障原因。
(4)根據(1)的連線圖，若出現地址線A13與CPU斷線，並搭接到高電平上，將出現什麼後果?
解：
(1)CPU與儲存器晶片連線邏輯圖：
(2)地址空間分配圖：
(3)如果執行時發現不論往哪片RAM寫入資料後，以A000H為起始地址的儲存晶片(第5片)都有與其相同的資料，則根本的故障原因為：該儲存晶片的片選輸入端很可能總是處於低電平。可能的情況有：
1)該片的-CS端與-WE端錯連或短路;
2)該片的-CS端與CPU的-MREQ端錯連或短路;
3)該片的-CS端與地線錯連或短路;
在此，假設晶片與譯碼器本身都是好的。
(4)如果地址線A13與CPU斷線，並搭接到高電平上，將會出現A13恆為“1”的情況。此時儲存器只能定址A13=1的地址空間(奇數片)，A13=0的另一半地址空間(偶數片)將永遠訪問不到。若對A13=0的地址空間(偶數片)進行訪問，只能錯誤地訪問到A13=1的對應空間(奇數片)中去。
某機字長16位，常規的儲存空間為64K字，若想不改用其他高速的儲存晶片，而使訪存速度提高到8倍，可採取什麼措施?畫圖說明。
解：若想不改用高速儲存晶片，而使訪存速度提高到8倍，可採取多體交叉存取技術，圖示如下：
8體交叉訪問時序：
什麼是“程式訪問的區域性性”?儲存系統中哪一級採用了程式訪問的區域性性原理?
解：程式執行的區域性性原理指：在一小段時間內，最近被訪問過的程式和資料很可能再次被訪問;在空間上，這些被訪問的程式和資料往往集中在一小片儲存區;在訪問順序上，指令順序執行比轉移執行的可能性大 (大約 5:1 )。儲存系統中Cache—主存層次採用了程式訪問的區域性性原理。
