鏗騰電子科技有限公司(Cadence Design Systems, Inc; NASDAQ:CDNS)是一個專門從事電子設計自動化(EDA)的軟體公司，由SDA Systems和ECAD兩家公司於1988年兼併而成。下面小編準備了關於cadence佈線問題解答，歡迎大家參考!
1. 怎樣建立自己的元件庫?
建立了一個新的project後，畫原理圖的第一步就是先建立自己所需要的庫，所採用的工具就是part developer. 首先在建立一個存放元件庫的目錄(如mylib)，然後用寫字板開啟，定義： Define mylib d:boardmylib(目錄所在路徑). 這樣就建立了自己的庫。在Concept_HDL的component->add，點選search stack，可以加入該庫。
2. 儲存時Save view和Save all view 以及選擇Change directory 和不選擇的區別?
建立好一個元件庫時，首先要先儲存，儲存儘量選擇 save view。在concept-HDL中，我們用滑鼠左鍵直接點選器件後，便可以對器件的外形尺寸進行修改，這時如果你再進入part developer做一些修改後，如果選擇save all view會回到原來的外形尺寸，而選save view會保留改動後的外形。
3. 如何建part庫，怎麼改變symbol中pin腳的位置?
在project manager中tools/part developer可建立，選擇庫並定義part name，在symbol中add symbol，package中add package/addpin，依次輸入pin：
package中：
a， Name : pin’s logical name不能重複
b， pin : pin的標號，原理圖中backannotate後相應的標號
c， pin type: pin腳的型別(input，output等，暫可忽略)
d， active：pin的觸發型別 high(高電平)，low(低電平)
e， nc：填入空腳的標號
f， total：此型別的所有pin腳數
g， 以下暫略
symbol中：
a， logical name：對應package中的
b， type：對應package中的type
c， position：pin腳在器件中位置(left , right , top , bottom)
d， pintext：pin在器件中顯示的name(對應package中的pin，但可重複，比如package中
的gnd1和gnd2都可設為gnd)
e， active：對應package中的active
修改：用part developer開啟要修改的器件，*選擇edit/restrict changes(若不選擇，則器件被保護，修改後存檔無效)，一般修改：
a， package中相應pin的標號和name
b， pin的active型別
c， symbol中各pin腳的順序(pin腳的順序在第一次存檔後再次開啟會被改變，對於較多
pin腳的器件，如232pins，修改較繁瑣，故盡力保證的一次的成功率。pin腳在器件中的排列順序是根據symbol中的順序而定，故symbol中pin腳的順序一定要正確，若有錯需修改，選中pin按ctrl鍵配合上下鍵標可移動pin腳位置。
4. 畫電原理圖時為什麼Save及打包會出錯?
當儲存時出錯，主要原因可能是：所畫的訊號線可能與元件的pin腳重合，或訊號線自身重合;訊號線重複命名;訊號線可能沒有命名;在高版本中(版本 14.0以上)中，自己所建立的庫不能與系統本身帶有的庫名字相同;建庫時，封裝原件的管腳個數與原件庫的管腳個數不同。打包時會出錯的原因則有可能是所做的封裝型別與元件不匹配(如pin腳的個數，封裝的型別名等。
5. 在電原理圖中怎樣修改器件屬性及封裝型別?
在選單Text下拉選單中選擇Attribute特性，然後點選器件，則彈出一Attribute 視窗，點選Add按鈕，則可以加入name ,value,JEDEC_TYPE (封裝型別) 等屬性。
6. 如何在Pad Design中定義Pad/via?及如何呼叫*?
在pad design中，建立pad 時，type選single型別，應該定義下面幾層的尺寸：begin layer(有時是end layer), soldermask和 pastemask 。建立Via時，type一般選through，定義drill hole 的尺寸和所有的layer層(注意定義thermal relief和anti pad)以及soldermask。一般Pastemask和Regular一樣大，soldmask比layer的尺寸大幾個Mil，而thermal relief和anti pad比regular pad的尺寸大10Mil以上。
7. 做封裝庫要注意些什麼?
做封裝既可以在Allegro中File->New->package symbol，也可以使用Wizard(自動向
導)功能。在這個過程中，最關鍵的是確定pad與pad的距離(包括相鄰和對應的pad之間)，以確保後期封裝過程中元器件的Pin腳能完全的無偏差的貼上在 Pad上。如果只知道Pin的尺寸，在設計pad的尺寸時應該比Pin稍大，一般width大1.2~1.5倍，length長0.45mm左右。除了 pad的尺寸需特別重視外，還要新增一些層，比如SilkScreen_top和Bottom，因為在以後做光繪檔案時需要(金手指可以不要)，Ref Des也最好標註在Silkscreen層上，同時注意絲印層不要畫在Pad上。還應標誌1號pin腳的位置，有一些特殊的封裝，比如金手指，還可以加上一層Via keep out，或者route keep out等等，這些都可以根據自己的要求來新增。操作上要注意的是建好封裝後，一定不要忘了點選Create symbol，不然沒有生成*檔案，在Allegro就無法呼叫。
8.為什麼無法Import網表?
在Allegro中File選項中選Import―――>logic，在import logic type選HDL-concept，注意在Import from欄確認是工作路徑下的packaged目錄，系統有可能自動預設為是physical目錄。
9.怎麼在Allegro中定義自己的快捷鍵?
在 allegro下面的空白框內，緊接著command>提示符，打入alias F4(快捷鍵) room out(命令)。或者在Cadence 安裝目錄/share/pcb/text裡有個env檔案，用寫字板開啟，找到Alias定義的部分，進行手動修改既可。
10.怎麼進行疊層定義?在佈線完成之後如何改變疊層設定?
在 Allegro中，選Setup-?Cross-section。如果想新增層，在Edit欄選Insert，刪除為del，材料型號，絕緣層一般為 FR-4，Etch層為Copper，層的型別，佈線層選Conductor，鋪銅層為Plane，絕緣層為Dielectric，Etch Subclass Name分別為Top，Gnd，S1，S2，Vcc，Bottom。
Film Type一般選擇Positive，plane層選擇Negative。如果佈線完成之後，發現疊層設定需要改動。比如原來設定的為3，4層是plane 層，現在需要改為2，5層，不能簡單的通過重新命名來改變，可先在2，5層處新增兩層plane層，然後將原來的plane層刪除。
